本期看点集中在功率半导体与先进封装两条线：GaN器件耐压冲上3kV级，直接挑战功率柜绝缘设计与爬电距离的既有裕量；AI芯片向万亿晶体管与3D封装推进，混合键合等工艺对检测提出新要求，ASIC在测试接口领域加速追赶GPU。安世半导体与高通则在产业生态层面释放信号。对功率柜集成商而言，耐压等级、结构尺寸与供应链弹性均需重新校核。
GaN耐压冲上3kV级，柜内绝缘与爬电设计需同步升级
据电子工程专辑报道，GaN功率器件耐压等级突破至3kV级。此前GaN器件主要活跃在650V以下的中低压应用，3kV等级的达成意味着其应用边界正在向中高压工业电源、光伏逆变与储能变流器方向延伸。
对系统集成商而言，器件耐压提升带来的并非只有效率红利。3kV级GaN的开关速度较同等级SiC更快，dv/dt更高，对柜内母线排的绝缘间距、绝缘材料耐压等级以及电磁干扰滤波网络都提出了更严苛的要求。原有按1.5至2倍耐压设计的爬电距离与电气间隙，在3kV工况下需重新验算IEC 61439与UL 840标准下的合规余量。
此外，高压GaN器件的驱动电路与辅助电源的隔离等级须同步提升，意味着功率柜内布局需为更大体积的隔离变压器与高压侧驱动板预留结构调整空间。此前按低压器件设计的小型化机柜，在切换到3kV级方案时或面临柜体尺寸回弹的压力。选型阶段宜将器件封装尺寸与柜内安全间距一并纳入预算，而非仅比较器件成本与效率。
混合键合检测盲区被点名，柜内互连质量验证方式或前置
据DIGITIMES报道，在SEMICON Taiwan 2026上，QuantumDiamonds公司展示了用于混合键合工艺的新型在线计量设备，定位在于解决AI算力驱动下3D封装、HBM堆叠与复杂混合键合中传统检测手段失效的问题。随着封装层数增加，键合界面内部缺陷的检测难度上升，当前主流的光学检测方式在深层结构上存在盲区。
这对功率柜集成商并非无关信息。混合键合正从存储芯片向功率模块封装渗透，多芯片堆叠、铜柱互连与薄化衬底工艺用于功率模块后，模块内部的互连完整性直接影响柜内功率回路的可靠性。当上游封装环节采用新检测手段提升键合质量，模块失效率有望下降，但其对热循环与机械应力的耐受特性变化，仍需集成商在柜体散热设计与结构固定方式上重新验证。若模块厚度因堆叠结构而增加，柜内风道与冷却器贴合面也需要重新适配。
安世半导体官司背后，技术突围路径与供应链稳定性并线观察
据eet-china.com报道，安世半导体正面临官司纠纷，同期在推进技术突围并筹备技术研讨会。报道未披露官司的具体内容与涉事环节，仅提及该公司在技术方向上仍有持续动作。以安世在功率分立器件与车规级半导体的市场位置来看，此次纠纷的走向值得功率柜集成商保持关注。
官司若涉及技术专利或客户协议，恐对其部分功率器件产品的供货周期与合规状态造成短期不确定性。在车规与工业功率器件交货周期普遍偏紧的背景下，集成商在BOM选型时宜评估单一品牌依赖的风险，提前锁定替代源或维持一定安全库存。该公司的技术研讨会内容若涉及新型封装或更高功率密度产品路线，或将成为下一阶段功率柜内部结构设计的参考坐标。
高通推进芯片本土化生态，功率器件供应多元化窗口打开
据新浪财经报道，高通中国区董事长孟樸在IC创新博览会上提出开放共生理念，主张共建芯片本土化产业生态，涉及深圳市及广东省的集成电路产业合作。高通的表态聚焦于消费与计算芯片领域，但其释放的供应链本土化信号对整个半导体产业链具有连带效应。
对功率柜集成商而言，本土化生态推进的实质影响在于功率半导体供应链的多元选项增加。当前功率器件市场由少数国际厂商主导，若本土生态在车规级与工业级功率器件上形成有效供给，集成商在成本谈判与交期弹性上将获得更大余地。但需注意，本土器件在高温高湿、长期通电老化等工况下的可靠性数据积累仍有待验证，柜体出厂前的带载测试与老化筛选环节不应因成本因素而省略。
ASIC测试需求高涨，功率柜定制化设计节奏或随之加快
据DIGITIMES报道，中华精密测试科技表示，AI与高性能计算正在推动先进测试接口业务增长，其ASIC相关营收有望在2027年追平GPU业务。该公司CEO黄水可指出，GPU仍是HPC芯片市场的主流与主要营收来源，美国客户占据最大份额。
ASIC收入份额向GPU靠拢，反映出AI芯片市场从通用算力向定制化算力扩散的趋势。定制化ASIC的导入往往伴随供电架构的差异化设计——不同客户对电压轨数量、瞬态响应和纹波指标的要求各异，功率柜内DC-Link电容配置、母线布局与保护电路均需对应调整。这意味着集成商在项目前期即需深度介入客户的芯片供电方案讨论，而非在电气设计定稿后再做适配。
AI物理与智能体重塑芯片设计流程，系统仿真精度影响柜体验证
据DIGITIMES报道，英伟达高管警告，面向万亿晶体管级封装的设计演进中，单纯依靠堆人力或加速传统软件的做法已达瓶颈，智能体AI与”AI物理”正在芯片设计领域铺开。AI物理通过对物理规律的机器学习建模，可在设计早期识别电热、应力等潜在失效风险。
芯片设计上游采用AI物理仿真，意味着芯片的功耗分布与热行为模型将更为精细、更早锁定在更接近真实工况的范围内。对功率柜集成商而言，上游提供的芯片热功耗参数若更精确，机柜级散热仿真与电容寿命估算的输入数据质量就会提升。但需同步关注的是，上游仿真精度提高后，原先集成商在柜体层面预留的功耗裕量可能被压缩，在设计复核中当以实测数据为准，而非仅依赖上游仿真值。
对我们客户意味着什么
本周动态指向三个行动项：3kV级GaN进入选型视野，柜内耐压与绝缘间距宜按新等级重算；AI芯片向定制化与3D封装演进，柜内供电架构的定制响应速度成为竞争力；供应链层面，安世官司与本土生态推进并存，功率器件宜保留双源备份。Electronicon将持续跟进器件等级与封装变化，为功率柜集成商提供匹配的电容选型与裕量建议，确保柜体设计一步到位。
